IBM har byggt ett prototypchip med omkring 100 miljarder transistorer på en yta i storlek med en nagel, ungefär dubbelt så tätt som bolagets förra toppteknik från 2021. I stället för att göra transistorerna mindre, som branschen gjort i ett halvt sekel, staplar IBM dem i två lager ovanpå varandra. Bolaget kallar arkitekturen nanostack och tror att den kan hålla Moores lag vid liv ungefär ett decennium till.
Bakgrunden är ett problem som hängt över chiptillverkningen länge. Att krympa transistorerna har varit motorn bakom snabbare datorer, men de senaste femton åren har de kommit så nära några tiotal nanometer att kvantmekaniken börjar störa funktionen. De kan helt enkelt inte bli mycket mindre. Lösningen som flera aktörer nu satsar på är att bygga uppåt, ungefär som en stadsplanerare som ersätter villamattor med höghus.
Hur fungerar IBM:s nya chip?
Tillverkningen påminner om att baka en tårta. Ingenjörerna fabricerar ett lager transistorer på kisel, lägger ett nytt kiselskikt ovanpå och bygger sedan ett andra lager transistorer direkt på det, innan de kopplar ihop lagren elektriskt. Tekniken bygger vidare på så kallad nanosheet-teknik och kallas i branschen för CFET. Enligt IBM ligger transistorerna i det övre lagret förskjutna i förhållande till det undre, vilket sägs förenkla dragningen av ledningar.
IBM uppger att chip byggda på det nya sättet kan utföra upp till 50 procent mer arbete på samma tid och vara upp till 70 procent mer energieffektiva jämfört med bolagets tidigare toppteknik. Siffrorna kommer från IBM självt. Kontrollera aktuella uppgifter, prestandapåståenden från tillverkare brukar mätas under förhållanden som inte alltid speglar verkligheten.
Bolaget marknadsför generationen som “0,7 nanometer”, men en av forskarna i artikeln påpekar att det är just en marknadsterm. Avståndet mellan transistorerna har legat kring 40 nanometer under lång tid och motsvarar inte de 0,7 nanometer namnet antyder.
Vilka är hindren på vägen?
IBM är inte ensamma. Intel, Samsung och TSMC liksom forskningslabbet Imec i Belgien jobbar alla med liknande lösningar. IBM levererar själva inte färdiga chip utan en metod att placera transistorerna, och tänker samarbeta med tillverkare som vill använda den i både processorer och grafikkretsar.
Två utmaningar lyfts fram. Den ena är att ett fel i något av lagren kan slå ut hela chipet, vilket pressar upp andelen kasserade kretsar och därmed kostnaden. Den andra är värmen. Det andra lagret måste byggas utan att smälta kopplingarna under, vilket kräver att processen hålls under 400 grader. IBM säger sig ha löst det, men är förtegna om exakt hur.
1up:s läsning
Det här är ett av de mer konkreta beskeden på länge om hur chipbranschen tänker komma runt fysikens väggar. En oberoende analytiker i artikeln kallar steget transformativt och menar att det lägger tio till femton år till på färdplanen. Att IBM dessutom visar det på en fullstor wafer i en riktig produktionslinje gör det svårare att avfärda som labbkuriosa.
Samtidigt är det en demonstration, inte en produkt i butik. Hur väl staplingen skalar när lagren blir fler, och vad kalkylen landar på när kasserade chip räknas in, avgör om nanostack blir branschstandard eller en parentes. Att fler decenniers Moores lag plötsligt ser möjligt ut är ändå värt att notera för alla som väntat på att utvecklingskurvan ska plana ut.